DIALOG(R)File 352:Derwent WPI

(c) 2004 Thomson Derwent. All rts. reserv.

008242323 **Image available**

WPI Acc No: 1990-129324/199017

Thin-film FET for active-matrix LCD panel - has source electrode between

spaced two drain electrodes NoAbstract Dwg 1/7

Patent Assignee: EPSON CORP (SHIH)

Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No Applicat No Kind Date Week Kind Date

19880914 199017 B JP 2079476 Α 19900320 JP 88230914

Priority Applications (No Type Date): JP 88230914 A 19880914

Title Terms: THIN; FILM; FET; ACTIVE; MATRIX; LCD; PANEL; SOURCE; ELECTRODE

; SPACE; TWO; DRAIN; ELECTRODE; NOABSTRACT

Derwent Class: P81; U12; U14

International Patent Class (Additional): G02F-001/13; H01L-027/00;

H01L-029/78

File Segment: EPI; EngPI

DIALOG(R)File 347:JAPIO (c) 2004 JPO & JAPIO. All rts. reserv.

03103976 **Image available** FILM TYPE TRANSISTOR

PUB. NO.:

02-079476 [JP 2079476 A]

PUBLISHED:

March 20, 1990 (19900320)

INVENTOR(s): NAKAZAWA TAKASHI

APPLICANT(s): SEIKO EPSON CORP [000236] (A Japanese Company or Corporation)

, JP (Japan)

APPL. NO.:

63-230914 [JP 88230914]

FILED:

September 14, 1988 (19880914)

INTL CLASS:

[5] H01L-029/784; G02F-001/136; H01L-027/00; H01L-027/12

JAPIO CLASS: 42,2 (ELECTRONICS - Solid State Components); 29.2 (PRECISION

INSTRUMENTS -- Optical Equipment)

JOURNAL:

Section: E, Section No. 937, Vol. 14, No. 259, Pg. 76, June

05, 1990 (19900605)

ABSTRACT

PURPOSE: To provide a film type transistor without variations of parasitic capacitance by furnishing two drain electrodes arranged apart at a certain distance, a source electrode wired between these electrodes, and a wiring tying the two drain electrodes.

CONSTITUTION: Two drain electrodes 103 consisting of silicon film, to which impurity to become doner or acceptor is added, are provided on an insulating substrate 101 of glass, quartz, sapphire, etc. A source electrode 102 in the same material as electrode 103 is furnished between the two electrodes 103. A semiconductor layer 104 consisting of silicon film is formed on a line tying the two drain electrodes 103 and source electrodes 102 in contact with their overside, and these are covered with a gate insulation film 105, and thereon a gate electrode 16 is furnished. Further a contact hole 108 is provided on the electrodes 103, and a drain wiring 107 is formed from metal, etc., so that the potentials of the two drain electrodes 103 become equal. Thereby a film type transistor with the parasitic capacitance held constant is obtained irrespective of dislocation of the pattern.

⑩日本国特許庁(JP)

① 特許出願公開

◎ 公 開 特 許 公 報 (A) 平2-79476

@Int. Cl. 5 識別記号 庁内整理番号 **49**公開 平成2年(1990)3月20日 H 01 L 29/784 G 02 F H 01 L 5 0 0 3 0 1 7370-2H 7514-5F Α 8624-5F H 01 L 29/78 3 1 1 Α 審査請求 未請求 請求項の数 3 (全6頁)

日発明の名称 薄膜トランジスタ

②特 顧 昭63-230914

❷出 願 昭63(1988) 9月14日

@発 明 者 中 澤 尊 史 長野県諏訪市大和3丁目3番5号 セイコーエプソン株式 会社内

⑪出 顋 人 セイコーエブソン株式 東京都新宿区西新宿2丁目4番1号

会社

個代 理 人 弁理士 上柳 雅替 . 外1名

明 柯 春

1. 強明の名称

得膜トランジスタ

2. 特許請求の範囲

(1) 所定の基板上に、ソース電板及びドレイン電極と、 抜ソース電極と該ドレイン電極と対 学・学体層と、 抜ソース電極と該ドレイン電極と対 学・学体層を被 質するゲート 絶縁膜と、 びゲート 絶縁膜を介して がいて、 所定の 間隔を 脳で で 設けられた 2 つのドレイン電極と、 数2つのドレイン電極の 間に配線を 最低したことを 特徴とする 写験トランジスタ。

(2) 該2つのドレイン電極と、 該ソース電極を同時に形成したことを特徴とする請求項1記載の薄膜トランジスタ。

(3)彼ゲート電響と、 該2つのドレイン電極

を越ぶ配線を同時に形成したことを特徴とする前 求項1記載の浮膜トランジスタ。

3. 発明の詳細な説明

〔度異上の利用分野)

本発明はアクティブマトリックス方式の被品ディスプレイや、 イメージセンサや 3 次元集積回路などに応用される薄膜トランジスタに関する。

〔従来の技術〕

特別平2-79476(2)

ース領域202及びドレイン領域203の上側で接し向者を結ぶように多結品シリコン薄膜から成るチャネル領域208が形成されている。 これらを被理するようにゲート組経験207が設けられている。 更にこれに接しゲート電極208が設けられている。

(発明が解決しようとする課題)

しかし、 従来の毎膜トランジスタは次のような 問題点を有していた。

第3回に薄膜トランジスタの上視回を示し、第 4回にその等価回路を示す。

ゲート電信304と、第3図(a)に示す科経部51でゲート絶疑談を認定体としてゲートGとソース5の間に寄生容量401が形成される。 同様に、ゲート電信304と斜線部52でゲートGとドレインDの間に寄生容量402が形成される。

第3回(b)に示す様に矢印305の方向に、ゲート電極304のパターンずれが生ずると、 寄生容量401は減少し、 寄生容量402は増大する。 逆に第3回(c)に示す様に矢印308の方

る。

(庭庭を解決するための手段)

本発明の存践トランジスタは、 所定の関係を招 てて設けられた 3 つのドレイン電極と、 該 3 つの ドレイン電極の間に記録されたソース電極と、 該 2 つのドレイン電極を結ぶ配線を具備したことを 特徴とする。

〔実施例〕

イメージセンサや3次元集積回路へ応用した場合、回路定数が一定とすることが困難となり、実用化への大きな妨げとなっていた。

頭あるいは、 これらの導電極の表面をドレイン型 極と同じ材質で覆った2層構造としてもよい。 2 つのドレイン包包103とソース発極102の上 個に接してこれらを結ぶ様に、 多結晶シリコン、 非品質シリコン等のシリコン薄膜から成る半導体 **周104が形成されている。 その誤写は2000** A以下が望ましい。 これら金体をSiOg, SiN x. S10N等のゲート絶経版105が被雇して いる。この上に、金属、遠明等電解等から成るゲ ート電極106が設けられている。 更にドレイン 電極103上にコンタクトホール108が設けら れており、2つのドレイン電優103の電位が等 しくなる機に金属あるいは透明導電膜によりドレ イン配線107が形成されている。 ゲート電極し 06及びドレイン配線107は同時に同じ材質で 形成してもよい。

この様に構成された薄膜トランジスタは、 2 つの薄膜トランジスタを並列に接続したのと等値となる。 薄膜トランジスタのチャネル長 L は、 第 1 図の矢印 1 0 9 であり、チャネル超 W は矢印 1 1

0 で示された値の 2 倍である。

第 5 図に本発明の存版トランジスタの上視図を示し第 6 図にその等価回路を示す。

ゲート電視508と第5図(a)に示す斜線部 S I及び S tでゲート絶縁膜を誘電体としてゲート G とソースSの間に寄生容量601, 802が形 成されている。 同様にゲート電極506と斜線部 B 4でゲートGとドレインDの間に寄生容量603 が形成される。 第5回(b)に示す様に矢印51 1の方向にパターンずれが生じた場合。 S₄の 面積 はパターンずれがない場合と同じであるが、 5, 5.の可視が変化する。 すなわち寄生容量601が 大きくなり、602が小さくなるが第6回に示す 等価回路からも明らかな様に、 寄生容量 6 0 1 と 602は並列となっているため、 ソース側の寄生 容量のトータルはパターンずれがない場合を同じ (S*+S*=S*+S*)となる。 第5回 (c) の 場合も全く両様(S→+S→=S→+S→)である。 以上説明した様に、どの方向にパターンずれが生 じても、 存譲トランジスタの安生容量は、 常にー

形成するスペースを設ける必要がないため、 閉口 率を大きくできる。

(発明の効果)

本租明は次のようなすぐれた効果を有する。

第1にパターンずれがどの方向に生じても得膜 トランジスタの寄生容量を常に一定とすることが でき、アクティブマトリックス方式の液品ディス プレイに用いた場合、大面積化、高面質化を同時 に実現できる。

第2に、 図路定数を一定にできることにより、 アクティブマトリックス基板あるいはロジック図 路の数計を容易にできる。

第3に、パターンずれに対する許容度が大きく 数計できるため、従来の様な厳しい工程管理が不 用となり、参盟りが大幅に向上する。

第4に被暴ディスプレイに用いた場合、 ソース 電低が画衆電極の下側に形成できるため、 国素電 便を大きくでき、 その結果閉口率の大きい明るい 画面が得られる。

第5にソース電極と画索電極の電位差により、

定となる。

すなわち、 月一番収内あるいは基板間での寄生 容量のばらつきを無くすことが可能となる。

お殴トランジスタを形成する地級基板としてガラス基板が広く使用されている。 一般にガラス基板を熱処理し、常温にもどすと、 熱処理前のガラス寸法に比べ、 熱処理後の寸法は小さくなる。

(以下基板の収縮と呼ぶ)1例として、 第705 の収縮と呼ぶ)が発達を呼ぶりのでは、 第1回の収縮と呼ぶりの 数値は 100 cm 数位 100 cm 和位 100 cm 100 cm 和位 100 c

液晶の配向が乱れることがなく、黄回質化できる。

第8に、パターンずれに関係なく寄生容量を一定とできるため、 其板内のはらつきあるいは益板間のはらつきを無くすことができ、 大幅に品質が同上でき、 更に大面積蓄板上へ均一な特性をもった薄膜トランジスタの形成を実現できる。

第7に、半導体層に多結品シリコン等の500 で以上の高温で形成する半導体を用いた場合、 基板の収縮に基因するパターンずれの影響を全く受けることなく、 寄生容量を一定に保つことが可能となり、 図路定数を一定にすることができる。

以上のように、本発明の得膜トランジスタは数 多くの優れた効果を有するものであり、 その 応用 範囲は、ディスプレイ用のアクティブマトリック ス基版やその周辺回路、 イメージセンサ、 3 次元 無積函路など多岐にわたる。

4. 図面の簡単な説明

第1 図(a)(b)は本発明の得膜トランジスタの構造を示し、(a)は上視図、(b)は断面

/05-06-27-19:59/001-012

特閒平2-79476 (4)

図である.

第2回(a)(b)は従来の移腹トランジスタの構造を示し(a)は上視図、(b)は断面図である。

第3図(a)~(c)は、従来の得限トランジ スタの構造を示す上視図である。

第4回は、従来の神談トランジスタの等価回路 図である。

第5図(a)~(c)は、本発明の存践トランジスタの構造を示す上視図、 知6図は等価回路図である。

第7図は基板の収縮を示すグラフである。

101, 201…益板

102, 202, 301, 503…ソース電 紙

103, 203, 302, 502…ドレイン 双極

204…ソース配辞

107. 205…ドレイン配線


104, 206, 303, 504…半導体層


105. 207…ゲート絶縁回 106, 208. 304, 508…ゲート電

401, 402, 801, 802, 603… 苛生容量


以上


出頭人 セイコーエブソン株式会社 代理人 弁理士 上柳 粧苷 他1名







第 1 図






第 2 図









402


第 4 図

第3図





第6図



第7团